第十章——数字电路基础
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
5.3 常用布尔代数定律
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
5.4 门电路
国际符号和国标符号都要记住。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
单声道：声音记录只产生一个波形
立体声双道：声音记录产生两个波形
当 $m = 2^n$ 时，称为全译码；
当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
6.1.1 3-8译码器
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
单声道：声音记录只产生一个波形
立体声双道：声音记录产生两个波形
I：时序电路的输入信号；
O：时序电路的输出信号；
E：驱动存储电路转换为下一状态的激励信号；
S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
以下是模6扭环计数器状态转移表;
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
第十章——数字电路基础
前言：
计算机第十章节主要知识点。
1 知识点介绍
- 电子电路
- 组合逻辑电路
- 时序逻辑电路
- 电平转换电路
- 语音编码
2 电子电路
- 电子电路概述
- 二进制系统
电子电路分两大类。
- 模拟电子电路
- 数字电子电路
模拟电子电路中，数值的度量采用直流带那样或电流的连续值，称为模拟量。
- 特点：数值由连续量来表示，其运算过程也是连续的。
数字电子电路中，数值的度量采用数字量，它通常由0或1组成一串二进制数组成。
- 特点：数值为离散量，运算结果也为离散量。
数字量在数据精度、传输效率、可靠性指标等方面均笔模拟量高，而且在数据存储方面笔模拟量具有更大的优势，因此在现代电子技术中数字系统得到了更广泛的应用。
3 二进制系统
现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平，通常不指定具体的电平值，而是采用信号来表示。
高电平
低电平
逻辑体制，通常未加说明，则为正逻辑体制
正逻辑体制规定高电平为逻辑1、低电平为逻辑0
负逻辑体制规定低电平为逻辑1、高电平为逻辑0
数字系统中的1和0不表示数量大小，仅表示两种相反的状态。
- 如：开关闭合为1，断开为0；晶体管导通为1，截止为0；电位高位1，低为0。
TTL电平高：25v，电平低：00.8v。
3 逻辑电路分类
根据电路是否具有存储功能，将逻辑电路分为两种类型。
- 组合逻辑电路
- 时序逻辑电路
组合逻辑电路不含存储功能，它的输出值仅取决于当前的输入值。
- 常用组合逻辑电路：译码器、多路选择器等
时序逻辑电路含有存储功能，它的输出值不仅取决于当前输入状态，还取决于存储单元中的值。
- 常用时序逻辑电路：寄存器、计数器等。
4 组合逻辑电路
- 组合逻辑电路
- 组合逻辑表示方法
- 真值表
- 布尔代数
- 组合逻辑电路构成
- 常用组合逻辑电路
- 译码器
- 数据选择器和数据分配器
在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
组合逻辑电路结构特征。
- 不含记忆元件
- 输入与输出之间无反馈
组合逻辑可以用真值表、布尔代数表示。
5 组合逻辑表示方法
5.1 真值表
真值表：输入值的所有组合与其他对应的输出值构成的表格。
| A | B | L |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
注意完整性和唯一性。
- 真值表能够完全描述任何一种组合逻辑。
- 但表的大小随着输入个数的增加呈指数增长，且不够清晰。
5.2 布尔代数
5.2.1 AND
布尔代数中3种基本运算。
- AND（“与”），记为“·”，也称为逻辑乘。
- A和B都具备，Y发生。
- 逻辑式：Y = A · B = AB，当且仅当输入值都为1时，其结果才为1。
| A | B | Y = A · B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
5.2.2 OR
- OR（“或”），记为“+”，也称为逻辑和。
- A和B有一个具备，Y发生。
- 逻辑式：Y = A + B，若A和B中有一个位为1，则结果为1。
| A | B | Y = A + B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
5.2.3 NOT
- NOT（“非”），记为“A”，也称为逻辑反。
- A具备，Y不发生，A不具备，Y发生。
- 逻辑式：Y = A，当输入A为0时，输出为1；当输入A为1时，输出为0。
| A | Y = NOT(A) |
|---|---|
| 0 | 1 |
| 1 | 0 |
5.3 常用布尔代数定律
5.4 门电路
国际符号和国标符号都要记住。
NAND和NOR的门电路称为全能门电路，可以实现任何逻辑函数。
6 译码器
译码器：又称解码器，将有特定含义的二进制码转换成对应的输出信号。
与译码器对应的是编码器，是译码器的逆过程。
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。
译码器的输入端和输出端之间应满足： $m \leq 2^2$
- 当 $m = 2^n$ 时，称为全译码；
- 当 $m < 2^n$ 时，称为部分译码器；
根据逻辑功能不同，译码器可分两大类。
- 通过译码器：二进制译码器，二-十进制译码器；
- 显示译码器；
6.1 通用译码器
二进制译码器：（binary decoder）是一种全译码器，常见的有2-4译码器、3-8译码器、4-16译码器等。
6.1.1 3-8译码器
6.1.2 2-10译码器
二-十进制译码器：（binary-coded decimal decoder）二进制代码译码成对应的十进制码0~9。
n = 4，m = 10，属于部分译码器。
集成二-十进制译码器芯片：8421码输入、余3码输入等。
7 显示译码器
字符显示电路通常由译码驱动器和显示器等部分组成。
常用字符显示器有：发光二极管LED显示器、液晶LCD字符显示器、荧光显示器、气体放电管显示器等。
发光二极管正向导通时，电子和空穴大量复合，把多余能量以管子形式释放出阿里，根据材料（如砷化镓、磷化镓等）不同发出不同波长的光。
R：限流电阻，几百到几千Ω，由发光亮度（电流）决定。
七段LED字符显示器：将七个发光二极管封装在一起，每个发光二极管做成字符的一个段。
根据内部连接不同可分为：共阴LED显示器和共阳LED显示器。
共阴LED显示器：高电平驱动，共阳LED显示器，低电平驱动。
集成电路高电平输出电流小，低电平输出电流相对较大，采用集成门电路直接驱动LED时，多采用低电平驱动方式。
- 优点：工作电压低、体积小、寿命长、可靠性高、响应时间短，亮度较高。
- 缺点：工作电流较大、每一段工作电流在10mA左右。
液晶字符显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
有机化合物液晶显示器结构及工作原理（动态散射效应）。
- 优点：功率极小 $(P < 1μW / cm^2)$ ，工作电压很低（< 1v）。
- 缺点：亮度很差，响应速度较低（10~200ms）。
8 数据选择器（MUX）
数据选择器：又称多路开关，是以“与或”门或“与或非”门为主的电路。作用相当于多个输入的单刀多掷开关，又称“多路开关”。
可以在选择信号的作用下，从多个输入通道中选择某一个通道的输入作为输入。
常见的数据选择器有：二选一、四选一、八选一、十六选一等。
二选一数据选择器：C = (A · NOT(S)) + (B · S)
数据选择器还可实现任意组合逻辑函数。
&emps;多路选择器通过设置使能端，扩展数据选择器通路数，实现更多路的选择。
数据分配：又称多路分配器，有一个输入端和多个输出端，将输入端的信号送至多个输出端中的某一个。
数据输入端D固定为1，为2-4译码器。D相当于译码器的使能端，选择端A1、A0相当于译码器的输入端。
数据分配器的核心部分实际上是一个带使能端的全译码器，可以把数据分配理解为输出受D控制的译码器。
多路开关：把多路选择器和多路分配器联手用，就可以实现在一条线上分时地传送多路信号。
即在相同地址输入的控制下，将多路输入信号的任一路从对应的一路输出。
9 时序逻辑电路
- 时序逻辑电路概念
- 时序逻辑电路基础
- 时钟信号
- 触发器
- 常用时序逻辑电路
- 寄存器
- 计数器
9.1 时序逻辑电路概念
时序逻辑电路：任一时刻的输出不进与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。
结构特征。
- 由组合电路和存储电路组成；
- 存在反馈；
- I：时序电路的输入信号；
- O：时序电路的输出信号；
- E：驱动存储电路转换为下一状态的激励信号；
- S：存储电路的状态信号，亦称为状态变量，表示时序电路当前的状态，简称现态；
9.2 例题
- 时序逻辑电路的框图如下图所示，其中 $x_1(t), X_2(t), …, x_n(t)$ 称为时序电路的外部输入信号， $Q_1^n(t), Q_2^n(t), Q_l^n(t)$ 称为时序电路的内部输入， $F_1(t), F_2(t), …, F_r(t)$ 称为时序电路的外部输出， $W_1(t), W_2(t), …, W_m(t)$ 称为（C）。
A. 内部函数
B. 外部函数
C. 激励函数
D. 输出函数
9.3 时钟信号
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新。
在电平触发机制中，只有高电平（或低电平）是有效信号，控制状态刷新。
&esmp;在边沿触发机制中，是有上升沿（或下降沿）是有效信号，控制状态刷新。
同步是时钟控制系统中的主要制约条件。
9.4 触发器（Flip-Flops）
能够存储1位二值信号(0, 1)的基本单元电路统称为触发器。
触发器的基本特点。
- 具有两个能自行保持的稳定状态表示逻辑状态的0和1；
- 根据不同的输入信号可以置成1或0状态；
按时钟控制方式分：电平触发、边沿触发、主从触发等方式。
按逻辑功能分：D型、型、RS型等。
在选用触发器时，触发方式是必须考虑的因素。
9.4.1 电平触发器
CP为约定“1”（或“0”）电平时，触发器接收输入数据，此时输入数据D在输出Q端得到反映。
CP为非约定电平时，触发器状态保持不变。
下图为锁定触发器（又称锁存器）的逻辑图。
在CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图。
在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。
电平触发器结构简单，常用来组成暂时器。
9.4.2 边沿触发器
在时钟脉冲CP的约定边沿跳变（上升沿或下降沿），触发器接收数据。
在CP = 1、CP = 0及非约定跳变时，触发器不接收数据。
电平触发器在CP = 1期间来到的数据立刻被接收。
边沿触发器，在CP = 1期间来到的数据，必须“延迟”到该CP = 1过后的下一个CP边沿来到时才被接收，故边沿触发器又被称为延迟型触发器。
边沿触发器的状态取决于CP信号的上升沿或下降沿到达时的输入的逻辑状态。即在CP边沿以外期间出现的在D端的数据和干扰不会被接收。
边沿触发器具有很强的抗数据干扰的能力，常用来组成寄存器、计数器等。
9.4.3 寄存器
寄存器：存储二进制代码。
通常采用并行输入-并行输出的方式。
主要组成部分：触发器，还有门电路构成的控制电路，以保证信息的正确接收、发送和清除。
一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。
9.4.3.1 移位寄存器
移位寄存器既能寄存数码，又能在时钟信号的控制下使数码向高位或向低位移动的逻辑功能部件。
按信息移动方向分。
- 单向移位寄存器：左移寄存器、右移位寄存器。
- 双向移位寄存器。
按信息的输入/输出方式分。
- 串行输入-串行输出
- 串行输入-并行输出，“串-并转换”
- 并行输入-串行输出，“并-串转换”
- 并行输入-并行输出
按移位方向、数据串行、并行传送方式不同，移位寄存器的结构有7类组合。
9.4.4 计数器
计数器：由触发器和逻辑门组成，对输入时钟脉冲进行计数。
也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
按脉冲输入方式分。
- 同步计数器
- 异步计数器
按计数基数分。
- 二进制计数器
- 十进制计数器
- 任意进制计数器
&emps;按逻辑功能分
- 加法计数器
- 减法计数器
- 可逆计数器
9.4.4.1 串行计数器
异步计数器：没有公共的时钟脉冲，除第一级外，没级触发器都是由前一级的输出信号触发。
异步计数器为串行进位，故又称为串行计数器。
优点：电路非常简单，几乎不用附加任何门电路。
缺点：触发器输出端新状态的简历要比CP下降沿滞后一个传输延迟时间 $t_{pd}$ ，则总的延迟时间可达 $t = N \times t_{pd}$ （其中N为触发器的数目）。
9.4.4.2 并行计数器
同步计数器：各级触发器的时钟脉冲均来自同一个技术输入脉冲，各级触发器在技术脉冲作用下同时翻转（即并行进位），又称为并行计数器。
同步计数器需要将技术脉冲同时送到各级触发器的PC端，故要求产生技术脉冲电路具有较大的负载能力。
优点：时钟CP同时触发计数器中的全部触发器，工作速度快，工作效率高；
缺点；电路结构相对复杂。
9.4.4.3 计数器
计数器运行时，经历的状态是周期性的，是在有限个状态中循环，通常将以此循环所包含的状态总数，称为计数器的“模”，也称为进位模。
N位二进制计数器的进位基数为 $2^n$ ，也称为模 $2^n$ 计数器。
计数器中能计到的最大数称为计数长度或计数容量，n位二进制计数器的技术容量 $2^n - 1$ 。
环形计数器。
- 进位模数和触发器级数相等
- 状态利用率不高
扭环形计数器。
- 进位模数是触发器级数的2倍
以下是模6扭环计数器状态转移表;
9.4.5 例题
- 移位型计数器中有两种常见计数器，即环形计数器和扭环形计数器，其中扭环形计数器中，如果触发器级数为n，则该计数器的进位模为（）。
A n / 2
B. n
C. 2n
D. $n^2$
10 电平转换电路
- 数字集成电路的分类
- 常用数字集成电路逻辑电平接口技术
10.1 数字集成电路分类
按照开关元件的不同，数字集成电路可以分为。
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子。
- 金属氧化物半导体（MOS）集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子——电子或空穴参与导电，故又称单极型集成电路。
10.1.1 TTL/DTL/HTL
晶体管-晶体管逻辑电路（TTL）
- TTL电路是电流控制器件
- 开关速度快（数ns）、较强的抗干扰能力
- 足够大的输出幅度，带负载能力较强，功耗大（mA级）
- 不用端多数不用处理。
- 应用最为广泛
二极管-三极管逻辑电路（DTL）
- 工作速度较低
- 已被TTL电路取代
高阈值逻辑电路（HTL）
- 阈值电压较高，噪声容限较大，抗干扰能力较强
- 工作速度比较慢
- 几乎完全被CMOS电路取代
10.1.2 ECL/IIL
- 发射极耦合逻辑电路（ECL）
- 是电流型逻辑电路（CML）。这一种电流开关电路，电路的晶体管工作在非饱和状态，有极高的工作速度。
- 噪声容限低，电路功耗大，输出电平稳定性较差。
- 主要用于高速、超高速数字系统中。
- 集成注入逻辑电路（IIL）
- 电路结构简单，集成度高，功耗低
- 输出电压幅度小，抗干扰能力较差，工作速度较低
- 主要用于制作大规模集成电路的内部逻辑电路
10.1.3 PMOS/NMOS
- 按照所用NMOS关类型不同，可分为
- MOS集成电路：PMOS集成电路、NMOS集成电路
- CMOS集成电流：由PMOS管和NMOS管构成的互补MOS集成电路
- PMOS集成电路
- 速度低，现很少使用
- NMOS集成电路
- 速度稍高，直流电源电压较低
- 仍在使用
10.1.4 CMOS
CMOS集成电路
- CMOS电路是电压控制器件
- 静态功耗极低，省点（μA级），负载力小
- 工作速度较高（几百ns），传输延迟时间较长（25-50ns）
- 抗干扰能力强
- CMOS的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，不用的管脚要接上电阻或下拉电阻。
- CMOS具有电流闩锁（锁定）效应，容易烧掉IC，所以输入端的电流尽量不要太大，可采取加限流电阻、输入端和输出端加钳位电路、芯片的电源输入端加去耦电路等措施。
- 被广泛采用。
10.1.5 例题
- 对于TTL电路和CMOS电路的原理及比较，一下描述中不正确的是（A）。
A. TTL电路是电压控制，CMOS电路是电流控制
B. TTL电路速度快，但是功耗大，CMOS电路速度慢，传输延时时间长
C. CMOS电路具有锁定效应
D. CMOS电路在使用时不用的管脚不要悬空，要接上拉电阻或下拉电阻
10.2 电平转换
10.2.1 TTL->CMOS转换
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v, $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- 在TTL电路输出端与电源之间接上拉电阻R，R的取值由TTL的Ioh决定。
10.2.2 CMOS->TTL转换
- CMOS逻辑电平：VCC：5v， $V_{OH}$ >= 4.45v， $V_{OL}$ <= 0.5v， $V_{IH}$ >= 3.5v， $V_{IL}$ <= 1.5v。很宽的噪声容限。
- TTL逻辑电平：VCC：5v， $V_{OH}$ >= 2.4v， $V_{OL}$ <= 0.4v， $V_{IH}$ >= 2.0v， $V_{IL}$ <= 0.8v。噪声容限是0.4v。
- TTL电路输入短路电流较大，要求CMOS电路在 $V_{OL}$ 为0.5v时给出足够的驱动电流。
- 接口器件：CC4049、CC4050。
11 语音编码
- 语音编码概念-基本概念
- 模拟信号数字化
- 采样量化的技术参数
11.1 基本概念
语音的编解码：将语音的模拟信号转换为二进制数字信号在计算机中处理、传输，到了接收端，再将数字信号还原为模拟语音。
声音的三要素
- 音调：决定于声波的频率，频率高，则音调高。人的听觉范围：20Hz~20kHz。
- 音强：又称响度，决定于声波的振幅。
- 音色：决定于声波的形状。
11.1.1 例题
- 声音（音频）信号的一个基本参数是频率，它是指声波每秒钟变化的次数，用Hz表示。人耳能听到的音频信号的频率范围是（）。
A. 0Hz20kHz200kHz
B. 0Hz
C. 20Hz20kHz200kHz
D. 20Hz
11.2 模拟信号数字化
波形数字化：采样、保持、量化、编码。
- 采样：按一定的频率，即每隔一小段时间，测得模拟信号的模拟量值。
- 奈奎斯特采样定理：对于上限频率为Fh的带限信号，如果用 $Fs \geq 2Fh$ 的信号对它进行取样，则原信号将被所得的取样值完全地确定。
- 保持：为保证量化编码的要求，取样值必须保持一段时间。
11.3 波形数字化
- 量化：采样时测的模拟电压值，要进行分级量化，方法是按照整个电压变化的最大幅度划分成几个区段，把落在某区段的采样到的样品值归类成一类，并给出相应的量化值。
- 编码：将量化值用二进制码表示。
- 由A/D转换器实现。
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
11.4 例题
- 计算机处理模拟视频信号过程中首先要进行（A）。
A. A/D变换
B. 数据压缩
C. D/A变换
D. 数据存储
11.5 技术参数
采样频率：一秒内采样的次数，反映了采样点之间的间隔大小。
- 人耳的听觉上限是20kHz，因此40kHz以上的采样频率足以使人满意。
- CD唱片采用的采样频率是44.1kHz。
测量精度：样本的量化等级，目前标准采样量级有8位和16位两种。
声道数：单声道和立体声道双道。立体声需要两倍的存储空间。
- 单声道：声音记录只产生一个波形
- 立体声双道：声音记录产生两个波形
wechat- alipay
